cmos輸出的容忍功能特點的作用-百度論壇
信息來源：本站 日期：2017-09-13
輸出的容忍功用
如圖13. 22所示，在同一信號線上，①未運用時電源VDD連接處于OFF狀態(tài)的IC的輸出的場所；②異電源電平的輸出信號接口到附有容忍功用的接納IC的場合，在普通的CMOS IC中，會有大的正向電流從輸出向VDD的寄生二極管流過，給IC②形成損傷。具有三態(tài)形式的總線接口IC也存在輸出寄生二極管，所以難免也會遭到損傷。
關于這種狀況，曾經有附加了如圖13.23所示的特別的輸出電路、具有輸出容忍功用的IC產品。曾經在74LCX、74VCX系列等CMOS規(guī)范邏輯中的低電壓型產品所采用，并在規(guī)格上保證了這種輸出容忍功用。
輸入、輸出都備有異電源接口功用的IC的呈現，關于增大電子設備的低電壓化設計的自在度具有很大奉獻。
聯系方式：鄒先生
聯系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯系地址：深圳市福田區(qū)車公廟天安數碼城天吉大廈CD座5C1
關注KIA半導體工程專輯請搜微信號:“KIA半導體”或點擊本文下方圖片掃一掃進入官方微信“關注”
長按二維碼識別關注
