NMOS和PMOS區(qū)別詳解及全面介紹兩者的基本知識(shí)-KIA MOS管
信息來(lái)源:本站 日期:2018-08-03
NMOS英文全稱(chēng)為N-Metal-Oxide-Semiconductor。 意思為N型金屬-氧化物-半導(dǎo)體,而擁有這種結(jié)構(gòu)的晶體管我們稱(chēng)之為NMOS晶體管。 MOS晶體管有P型MOS管和N型MOS管之分。由MOS管構(gòu)成的集成電路稱(chēng)為MOS集成電路,由NMOS組成的電路就是NMOS集成電路,由PMOS管組成的電路就是PMOS集成電路,由NMOS和PMOS兩種管子組成的互補(bǔ)MOS電路,即CMOS電路。
PMOS是指n型襯底、p溝道,靠空穴的流動(dòng)運(yùn)送電流的MOS管。
(一)PMOS工作原理
P溝道MOS晶體管的空穴遷移率低,因而在MOS晶體管的幾何尺寸和工作電壓絕對(duì)值相等的情況下,PMOS晶體管的跨導(dǎo)小于N溝道MOS晶體管。此外,P溝道MOS晶體管閾值電壓的絕對(duì)值一般偏高,要求有較高的工作電壓。它的供電電源的電壓大小和極性,與雙極型晶體管——晶體管邏輯電路不兼容。PMOS因邏輯擺幅大,充電放電過(guò)程長(zhǎng),加之器件跨導(dǎo)小,所以工作速度更低,在NMOS電路(見(jiàn)N溝道金屬—氧化物—半導(dǎo)體集成電路)出現(xiàn)之后,多數(shù)已為NMOS電路所取代。只是,因PMOS電路工藝簡(jiǎn)單,價(jià)格便宜,有些中規(guī)模和小規(guī)模數(shù)字控制電路仍采用PMOS電路技術(shù)。
(二)NMOS工作原理
vGS對(duì)iD及溝道的控制作用
① vGS=0 的情況
從圖(a)可以看出,增強(qiáng)型MOS管的漏極d和源極s之間有兩個(gè)背靠背的PN結(jié)。當(dāng)柵——源電壓vGS=0時(shí),即使加上漏——源電壓vDS,而且不論vDS的極性如何,總有一個(gè)PN結(jié)處于反偏狀態(tài),漏——源極間沒(méi)有導(dǎo)電溝道,所以這時(shí)漏極電流iD≈0。
② vGS>0 的情況
若vGS>0,則柵極和襯底之間的SiO2絕緣層中便產(chǎn)生一個(gè)電場(chǎng)。電場(chǎng)方向垂直于半導(dǎo)體表面的由柵極指向襯底的電場(chǎng)。這個(gè)電場(chǎng)能排斥空穴而吸引電子。
排斥空穴:使柵極附近的P型襯底中的空穴被排斥,剩下不能移動(dòng)的受主離子(負(fù)離子),形成耗盡層。吸引電子:將 P型襯底中的電子(少子)被吸引到襯底表面。
導(dǎo)電溝道的形成,當(dāng)vGS數(shù)值較小,吸引電子的能力不強(qiáng)時(shí),漏——源極之間仍無(wú)導(dǎo)電溝道出現(xiàn),如圖(b)所示。vGS增加時(shí),吸引到P襯底表面層的電子就增多,當(dāng)vGS達(dá)到某一數(shù)值時(shí),這些電子在柵極附近的P襯底表面便形成一個(gè)N型薄層,且與兩個(gè)N+區(qū)相連通,在漏——源極間形成N型導(dǎo)電溝道,其導(dǎo)電類(lèi)型與P襯底相反,故又稱(chēng)為反型層,如圖(c)所示。vGS越大,作用于半導(dǎo)體表面的電場(chǎng)就越強(qiáng),吸引到P襯底表面的電子就越多,導(dǎo)電溝道越厚,溝道電阻越小。開(kāi)始形成溝道時(shí)的柵——源極電壓稱(chēng)為開(kāi)啟電壓,用VT表示。
上面討論的N溝道MOS管在vGS
vDS對(duì)iD的影響如圖(a)所示,當(dāng)vGS>VT且為一確定值時(shí),漏——源電壓vDS對(duì)導(dǎo)電溝道及電流iD的影響與結(jié)型場(chǎng)效應(yīng)管相似。
漏極電流iD沿溝道產(chǎn)生的電壓降使溝道內(nèi)各點(diǎn)與柵極間的電壓不再相等,靠近源極一端的電壓最大,這里溝道最厚,而漏極一端電壓最小,其值為VGD=vGS-vDS,因而這里溝道最薄。但當(dāng)vDS較?。╲DS
隨著vDS的增大,靠近漏極的溝道越來(lái)越薄,當(dāng)vDS增加到使VGD=vGS-vDS=VT(或vDS=vGS-VT)時(shí),溝道在漏極一端出現(xiàn)預(yù)夾斷,如圖(b)所示。再繼續(xù)增大vDS,夾斷點(diǎn)將向源極方向移動(dòng),如圖(c)所示。由于vDS的增加部分幾乎全部降落在夾斷區(qū),故iD幾乎不隨vDS增大而增加,管子進(jìn)入飽和區(qū),iD幾乎僅由vGS決定。
在實(shí)際項(xiàng)目中,我們基本都用增強(qiáng)型,分為N溝道和P溝道兩種。
我們常用的是NMOS,因?yàn)槠鋵?dǎo)通電阻小,且容易制造。在MOS管原理圖上可以看到,漏極和源極之間有一個(gè)寄生二極管。這個(gè)叫體二極管,在驅(qū)動(dòng)感性負(fù)載(如馬達(dá)),這個(gè)二極管很重要。順便說(shuō)一句,體二極管只在單個(gè)的MOS管中存在,在集成電路芯片內(nèi)部通常是沒(méi)有的,需要具體看數(shù)據(jù)手冊(cè)。
1.導(dǎo)通特性
NMOS的特性,Vgs大于一定的值就會(huì)導(dǎo)通,適合用于源極接地時(shí)的情況(低端驅(qū)動(dòng)),只要柵極電壓達(dá)到4V或10V就可以了。
PMOS的特性,Vgs小于一定的值就會(huì)導(dǎo)通,適合用于源極接VCC時(shí)的情況(高端驅(qū)動(dòng))。但是,雖然PMOS可以很方便地用作高端驅(qū)動(dòng),但由于導(dǎo)通電阻大,價(jià)格貴,替換種類(lèi)少等原因,在高端驅(qū)動(dòng)中,通常還是使用NMOS。
2.MOS開(kāi)關(guān)管損失
不管是NMOS還是PMOS,導(dǎo)通后都有導(dǎo)通電阻存在,這樣電流就會(huì)在這個(gè)電阻上消耗能量,這部分消耗的能量叫做導(dǎo)通損耗。選擇導(dǎo)通電阻小的MOS管會(huì)減小導(dǎo)通損耗?,F(xiàn)在的小功率MOS管導(dǎo)通電阻一般在幾十毫歐左右,幾毫歐的也有。
MOS在導(dǎo)通和截止的時(shí)候,一定不是在瞬間完成的。MOS兩端的電壓有一個(gè)下降的過(guò)程,流過(guò)的電流有一個(gè)上升的過(guò)程,在這段時(shí)間內(nèi),MOS管的損失是電壓和電流的乘積,叫做開(kāi)關(guān)損失。通常開(kāi)關(guān)損失比導(dǎo)通損失大得多,而且開(kāi)關(guān)頻率越高,損失也越大。
導(dǎo)通瞬間電壓和電流的乘積很大,造成的損失也就很大??s短開(kāi)關(guān)時(shí)間,可以減小每次導(dǎo)通時(shí)的損失;降低開(kāi)關(guān)頻率,可以減小單位時(shí)間內(nèi)的開(kāi)關(guān)次數(shù)。這兩種辦法都可以減小開(kāi)關(guān)損失。
3.MOS管驅(qū)動(dòng)
跟雙極性晶體管相比,一般認(rèn)為使MOS管導(dǎo)通不需要電流,只要GS電壓高于一定的值,就可以了。這個(gè)很容易做到,但是,我們還需要速度。
在MOS管的結(jié)構(gòu)中可以看到,在GS,GD之間存在寄生電容,而MOS管的驅(qū)動(dòng),實(shí)際上就是對(duì)電容的充放電。對(duì)電容的充電需要一個(gè)電流,因?yàn)閷?duì)電容充電瞬間可以把電容看成短路,所以瞬間電流會(huì)比較大。選擇/設(shè)計(jì)MOS管驅(qū)動(dòng)時(shí)第一要注意的是可提供瞬間短路電流的大小。
第二注意的是,普遍用于高端驅(qū)動(dòng)的NMOS,導(dǎo)通時(shí)需要是柵極電壓大于源極電壓。而高端驅(qū)動(dòng)的MOS管導(dǎo)通時(shí)源極電壓與漏極電壓(VCC)相同,所以這時(shí)柵極電壓要比VCC大4V或10V。如果在同一個(gè)系統(tǒng)里,要得到比VCC大的電壓,就要專(zhuān)門(mén)的升壓電路了。很多馬達(dá)驅(qū)動(dòng)器都集成了電荷泵,要注意的是應(yīng)該選擇合適的外接電容,以得到足夠的短路電流去驅(qū)動(dòng)MOS管。
聯(lián)系方式:鄒先生
聯(lián)系電話(huà):0755-83888366-8022
手機(jī):18123972950
QQ:2880195519
聯(lián)系地址:深圳市福田區(qū)車(chē)公廟天安數(shù)碼城天吉大廈CD座5C1
請(qǐng)搜微信公眾號(hào):“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號(hào)
請(qǐng)“關(guān)注”官方微信公眾號(hào):提供 MOS管 技術(shù)幫助